allegro中setup

2.1.7预先创建拓扑样本；预先创建拓扑样本这一环节，就是在CadenceS；本文会在下面的章节中介绍如何在SigXP中手动创；2.1.8预先创建相对于不同阈值电压的眼图模板；眼图模板是显示在CadenceSigWave波形；图3：眼图模式下的眼图模板；在本环节中，我们可以依据信号阈值电压、建立和保持；2.1.9预先创建自定义测量；在SigXP中，Caden

2.1.7 预先创建拓扑样本

预先创建拓扑样本这一环节，就是在Cadence SigXP中手动创建相关信号线的拓扑，供之后执行假设分析（What-if）和参数扫描仿真使用。此环节不是必需，一般只出现在简单拓扑或拓扑结构已确定的信号线上，更多的情况下，常常是在空白的电路板上执行关键器件预布局后，通过初略预布线的方式连接信号线，然后在Allegro PCB SI中提取此信号线的拓扑进入到SigXP中进行仿真，这样对于多负载的负载拓扑而言更为方便一些。

本文会在下面的章节中介绍如何在SigXP中手动创建信号线拓扑，以及如何配置brd设计文件以提取信号线拓扑进入到SigXP中。

2.1.8 预先创建相对于不同阈值电压的眼图模板

眼图模板是显示在Cadence SigWave波形显示器中眼图模式下的图案，用于辅助确认信号眼图的质量。

图 3：眼图模式下的眼图模板

在本环节中，我们可以依据信号阈值电压、建立和保持时间等参数预先创建信号的眼图模板，供信号分析时使用。关于如何创建和编辑信号的眼图模板，笔者将另文介绍，本文不再详述。

2.1.9 预先创建自定义测量

在SigXP中，Cadence提供了众多的默认测量，包括信号飞行时间、解决时间、传输延迟、单调性、最大过冲电压、最小下冲电压、眼图眼睛高度、眼图眼睛宽度等等。但对于一些更复杂更细节的测量要求，就需要通过自定义测量来实现了，例如过冲面积、下冲面积、变化沿斜率、建立时间、保持时间等等。

自定义测量是Cadence为SigXP提供的一个接口，让用户可以通过对话框形式或文本形式在一定的语法格式下编辑所需的自动测量，然后可以在SigXP调用并将测量所得值显示在结果中。关于如何创建和编辑自定义测量，笔者将另文介绍，本文不再详述。

2.2 仿真前的规划

由于前仿真的主要目的就是在众多的待定参数中找到适宜的解决方案，所以常常不得不采用耗时耗力的假设分析和参数扫描的方式执行，这也就意味着，不确定的因素越多，所需执行的扫描仿真次数也就越多，执行仿真所需的时间也就越长。因此在执行仿真前，我们常常需要通过通过各种方式去减少不确定的因素，或是缩小不确定的范围。这基本上就是在仿真前的规划这一环节所需要完成的事情。

在本环节，我们常常可以通过芯片手册、用户指南和信号规范，以及所设计系统的具体情况，乃至自己和例如本案例中，假定并没有JEDEC给出的设计规范，我们还未知道地址、命令、控制和时钟信号需要走Fly-by他人的经验，去对一些待定因素做出一些取舍。 拓扑，那我们就有可能需要仿真平衡T型拓扑时信号的情况，这可能会带来两倍的仿真时间。

图 4：地址、命令和控制信号传输线拓扑

又例如按照板子的尺寸情况，我们确认了要完成布线至少需要6层板，而传输线密度又决定了传输线宽度不能大于5mil，板厂生产工艺方面又限制了线宽不能小于4mil，再依据板厚和可能的叠层方案我们可以知道内层传输线的阻抗范围只能在50～75ohm之间，这样我们仿真时就不需要再扫描此范围之外的阻抗。

再例如依据布局和布线空间，当采用Fly-by拓扑时，寄存器到第一个内存芯片的传输线长度的范围，每两个内存芯片的传输线长度的范围也可以大致确定，芯片的尺寸决定了传输线不能太短，布线空间决定了传输线不能太长。

以上种种，只是列举了少量我们为缩小扫描仿真的范围和次数所作的努力，实际设计中，还可以有更多因素可以通过非仿真手段进行确认，这里不再一一详述。

PowerDC主要功能有直流压降（IR drop）、电流密度、热仿真、电热混合仿真，可以帮助硬件工程师、电源工程师、layout工程师、SI/PI工程师、thermal工程师优化layout设计，提高产品质量。

仿真结果包括power平面电压分布、IR drop、负载端实际电压值、power loss、电压电流密度、电压电流热点等。

PowerDC软件在win10 cortana搜索即可，或者在CadenceCadence_SPB_17.2-2016toolsbin找到.powerdc.exe，我的是Cadence17.2，16.6可能需要额外安装sigrity，不过后面还有热仿真、PowerSI仿真等，装17.2省事。

1. 打开PowerDC，新建Workspace。

2.?在single-board/package IR dropanalysis下，点击“load? a new/diifferent layout”,导入layout的.brd文件（sigrity与cadence完美兼容，不像其他文件需要先转化为.spd文件）。刚导入的板子五颜六色，我们可以在右边的“Net Manager”里面右边点击disable all nets，让板子全暗。

这里我们仿真DDR的power，如图右键电感前端“enable net N3387213"，电感后端"enable net VCC_DDRIO”和地“GND”。

并在net manager里面通过搜索找到N3387213，把它定义为powernet，如图。

3. 设置叠层参数，刚导入的PCB叠层铜箔材料参数非常简洁，不利于仿真，点击左侧的“check stackup”，弹出设置窗口，在材料行设置为sigrity自带的copper参数。

4. 设置pad属性，点击旁边的“pad stack”，默认pad的厚度为空，我们依项目实际层厚设置，把下面的单位从mm改为mil，便于观看，厚度我们这里随便设置为1oz，即1.4mil，0.5oz则为0.7mil。按住shift键将前面颜色不为暗（有效）的元件的pad全选都设置为1.4mil。

? ? 设置有效via厚度为1mil左右，实际项目按实际情况设置。设置完后点击OK。

5. setup VRM，点击“Set nup VRMs”，依次按如图设置。

6. 设置sink即负载端参数。

7. 设置电感饱和电流等参数

8. 保存workspace文件。

9.运行仿真

10 . 查看仿真结果，在GND信号上右键鼠标“disable net GND”，方便查看。

11.点击左侧3D E-Distributions 3D结果可以查看电流流动静态图和动态图，可以看出在输出端较窄的地方和负载端过孔处电偶密度较为集中。

12. 右边菜单栏，可以选择不同的仿真结果查看不同的仿真结果

13. 输出PowerDC仿真报告，点击左侧“generate report”，输出报告，报告内容可自己勾选。

报告目录

报告重点看的部分

以上只说了大概操作，说详细点太累，读者自己摸索，另外，真正在做项目时，务必要每个参数每个细节把握清楚，不像这样随便。

下一节讲解PowerDCre仿真和PowerSI? DDR S参数仿真，敬请期待。

本文学自网易云课堂付费课程《Sigrity仿真实例》-- 作者十四